PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-264764

(43) Date of publication of application: 11.10.1996

(51)Int.CI.

H01L 29/78

(21)Application number: 07-062233

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

22.03.1995


(72)Inventor: INOUE TOMOKI

(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To reduce the resistance of an MISFET without enlarging the forming region of the MISFET, by constituting the surface of a first conductivity type base layer in the manner in which unevenness is present in the region in contact with a gate electrode via a gate insulating film.

CONSTITUTION: When a voltage higher than or equal to a threshold voltage to a P-type base layer 1 is applied to a gate electrode 6, N-type inverted layers are formed on the P-type base layer surface, the trench side wall, and the trench bottom surface. A current is made to flow between a source and a drain by a voltage applied to a source electrode and a drain electrode. When the depth of the trench is (d), the channel width is increased by 2 × d. When n-number of trench per unit length along the direction of c-c' is formed, the channel width is (1+2 × n × d) times as compared with the case that the P-type base layer surface is flat, so that the channel resistance is 1/(1+2 × n × d) times. Thus the channel width can be increased, and the resistance of an MISFET can be reduced.



LEGAL STATUS

[Date of request for examination]

15.02.2000

[Date of sending the examiner's decision of

08.01.2002

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-264764

(43)公開日 平成8年(1996)10月11日

(51) Int.Cl.⁶

鐵別記号

庁内整理番号

FΙ

技術表示箇所

H01L 29/78

H01L 29/78

301V

審査請求 未請求 請求項の数7 OL (全 10 頁)

(21)出願番号

(22)出願日

特願平7-62233

平成7年(1995)3月22日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 井上 智樹

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内


(74)代理人 弁理士 則近 憲佑

(54) 【発明の名称】 半導体装置

(57) 【要約】

【目的】 本発明は、MISFETの形成領域を広げる ことなくMISFETの抵抗を下げることのできる構造 を提供することを目的とする。

【効果】 p型ベース層1の表面に複数の溝11を設け たことにより溝11の側壁および底面もチャネルとして 働かせることでMISFETの形成領域を広げることな く抵抗を低減することができる。



【特許請求の範囲】

【請求項1】半導体基板上に第1導電型ベース層に隣接して第2導電型ソース領域および第2導電型ドレイン領域を有し、前記第2導電型ソース領域、第1導電型ベース領域および第2導電型ドレイン領域に接して形成されたゲート絶縁膜を介してゲート電極が形成された半導体装置において、

前記第1導電型ベース層表面であって前記ゲート絶縁膜 を介してゲート電極と接している領域に凹凸を存在する ように構成したことを特徴とする半導体装置。

【請求項2】凹凸の形状が矩形状、V字状又はU字状であることを特徴とする請求項1記載の半導体装置。

【請求項3】凹凸はソース領域からドレイン領域方向に対し、直角方向に設けられていることを特徴とする請求項1記載の半導体装置。

【請求項4】凹凸の形状が矩形状であって、その平坦部の面及び側壁部の面が(100)面であることを特徴とする請求項1記載の半導体装置。

【請求項5】凹凸の形状が矩形状であって、その平坦部の面が(100)面、側壁部の面が(110)面であることを特徴とする請求項1記載の半導体装置。

【請求項6】半導体基板上に第1導電型ベース層に隣接して第2導電型ソース領域および第2導電型ドレイン領域を有し、前記第2導電型ソース領域、第1導電型ベース領域および第2導電型ドレイン領域に接して形成されたゲート絶縁膜を介してゲート電極が形成された半導体

装置において、

前記第1導電型ベース層表面であって前記ゲート絶縁膜を介してゲート電極と接している領域に凹凸を存在するように構成し、ゲート絶縁膜をチャネル幅方向で変えたことを特徴とする半導体装置。

【請求項7】半導体基板上に第1導電型ベース層に隣接して第2導電型ソース領域および第2導電型ドレイン領域を有し、前記第2導電型ソース領域、第1導電型ベース領域および第2導電型ドレイン領域に接して形成されたゲート絶縁膜を介してゲート電極が形成された半導体装置において、

前記第1導電型ベース層表面であって前記ゲート絶縁膜を介してゲート電極と接している領域に凹凸を存在するように構成し、ゲート電極厚をチャネル幅方向に変えたことを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は例えば絶縁ゲート電界効果トランジスタ等の半導体装置に関する。

[0002]

【従来の技術】一般に、絶縁ゲート電界効果トランジスタ(MISFET)の電流一電圧特性は線形領域では近似的に

[0003]

【数1】

$$I_{p} = \frac{W \mu C_{q}}{L} \left\{ (V_{g} - V_{lh}) V_{p} - \frac{1}{2} V_{p}^{2} \right\}$$

Io:ドレイン電流

W :チャネル幅

μ :チャネルでのキャリア移動度

Co:ゲート容量

L :チャネル長

Vc:ゲート電圧

Vュュ:しきい値電圧

V。:ドレイン電圧

で記述される。このため、従来はチャネル幅を広くし、 またチャネル長を短くすることでMISFETの抵抗を 下げることが試みられてきた。

【0004】チャネル長を短くすることは各パターンの合わせ精度および不純物拡散の精度により制限されており、現状では限界に近づいている。そのため専らチャネル幅を広げることでMISFETの抵抗を下げることが図られてきたが、従来はMISFETを半導体基板主表面が平坦な状態で形成していたために、チャネル幅を広

くとるためにはMISFETの形成領域を大きくとる必要があった。したがって、MISFETの形成領域の単位面積当たりの抵抗の低減するのは困難であった。

[0005]

【発明が解決しようとする課題】以上のように従来の方法では、MISFETの形成領域を広げることなくMISFETの抵抗を下げることができなかった。本発明においては、上記のような従来技術の欠点を除去し、MISFETの形成領域を広げることなくMISFETの抵

抗を下げることのできる構造を提供することを目的とする。

[0006]

【課題を解決するための手段】上記目的を達成するために、本発明においては、半導体基板上に第1導電型ベース層に隣接して第2導電型ソース領域および第2導電型ドレイン領域を有し、前記第2導電型ドレイン領域に接し導電型ベース領域および第2導電型ドレイン領域に接して形成されたゲート絶縁膜を介してゲート電極が形成された半導体装置において、前記第1導電型ベース層表面であって前記ゲート絶縁膜を介してゲート電極と接している領域に凹凸を存在するように構成したことを特徴とする。

[0007]

【作用】上記のようにベース層表面に凹凸が存在する場合には、平坦な場合に比べて絶縁ゲートの面積が大きくなる。ゲート幅はゲート面積をゲート長で割ったものであり、ゲート長が同じ場合にはゲート幅が広くなる。そのためMISFETの形成領域の単位面積当りのMISFETの抵抗が小さくなる。

【0008】またベース領域であってゲート絶縁膜を介してゲート電極と接している領域に凹凸を形成すると、ゲート絶縁膜厚を厚くすることができ、又ゲート電極も比較的厚くすることも簡単にできる為、ゲート耐圧の向上、ゲート抵抗の低下も図れる。

[0009]

【実施例】以下本発明の実施例について図を参照して説明する。図1は本発明の第1の実施例にかかる半導体素子の平面図であり、図2、図3、図4はそれぞれず1のA-A'、B-B'およびC-C'断面図である。

【0010】この半導体素子はp型ベース層1に隣接してn型ソース層2とn型ドレイン層3が拡散形成されている。またp型ベース層表面にはn型ソース層2からn型ドレイン層3に向かってストライプ上に複数本の溝4が形成されている。p型ベース層1の表面にはn型ソース層2とn型ドレイン層3に重なるように、ゲート絶縁リース層2とn型ドレイン層3の表面にはソース電極7とドレイン電極8が形成されている。

【0011】ゲート電極6にp型ベース層1にたいしてしきい値電圧以上の電圧が印加されるとp型ベース層表面、溝側壁および溝底面にn型の反転層が形成され、ソース電極7とドレイン電極8に印加された電圧によってソース・ドレイン間に電流が流れる。図4よりわかるように溝4の深さをdとすると、2×dだけチャネル幅が広くなっている。CーC'の方向に沿って単位長さ当たりn本の溝が形成されていると、p型ベース層表面が平坦な場合に比べてチャネル幅が(1+2×n×d)倍になる。したがってチャネル抵抗は1/(1+2×n×d)倍になる。

【0012】図5は本発明の第2の実施例にかかる半導体素子の平面図であり、図6、図7、図8はそれぞれA ー A'、BーB'およびCーC'断面図である。この半導体素子はp型ベース層1に隣接してn型ソース層2とn型ドレイン層3が拡散形成されている。またp型ベース層表面にはn型ソース層2からn型ソース層2からn型バース層1の表面にはn型ソース層2とn型にドレイン層3重なるように、ゲート絶縁膜5を介してゲート電極6が形成されている。またn型ソース層2とn型ドレイン層3の表面にはソース電2とn型ドレイン電極8が形成されている。

【0013】ゲート電極6にp型ベース層にたいしてしきい値電圧以上の電圧が印加されるとp型ベース層表面、溝側壁にn型の反転層が形成され、ソース電極7とドレイン電極8に印加された電圧によってソース・ドレイン間に電流が流れる。図8よりわかるように溝9の深さをdとすると、 $2 \times (2^{1/2}-1) \times d$ だけチャネル幅が広くなっており、C-C'の方向に沿って単位長さ当たりn本の溝が形成されていると、p型ベース層表面が平坦な場合に比べてチャネル幅が($1+2 \times (2^{1/2}-1) \times n \times d$)倍になる。したがってチャネル抵抗は $1/(1+2 \times (2^{1/2}-1) \times n \times d$)倍になる。

【0014】図9は本発明の第3の実施例にかかる半導体素子の平面図であり、図10、図11、図12はそれぞれ図9のA-A'、B-B' およびC-C' 断面図である。

【0015】この半導体素子はp型ベース層1に隣接してn型ソース層2とn型ドレイン層3が拡散形成されている。またp型ベース層表面にはn型ソース層2からn型ドレイン層3に向かってストライプ上に複数本の選択酸化後酸化膜を剥離することによって形成された溝10が形成されている。p型ベース層1の表面にはn型ソース層2とn型ドレイン層3に重なるように、ゲート絶縁膜5を介してゲート電極6が形成されている。またn型ソース層2とn型ドレイン層3の表面にはソース電極7とドレイン電極8が形成されている。

【0016】ゲート電極6にp型ベース層にたいしてしきい値電圧以上の電圧が印加されるとp型ベース層表面、および溝内面にn型の反転層が形成され、ソース電極7とドレイン電極8に印加された電圧によってソース・ドレイン間に電流が流れる。図12よりわかるように溝10の深さをdとすると、 $2\times(2^{1/2}-1)\times d$ だけチャネル幅が広くなっており、C-C'の方向に沿って単位長さ当たりn本の溝が形成されていると、p型ベース層表面が平坦な場合に比べてチャネル幅が(1+2 $\times(2^{1/2}-1)\times n\times d$)倍になる。したがってチャネル抵抗は1 $\times(1+2\times(2^{1/2}-1)\times n\times d)$ 倍になる。

【〇〇17】また上述した実施例において、矩形状が溝

4を形成した場合に側壁を(110)面にした場合はゲート絶縁膜5が図13の如く上面である(100)面より厚くなり、ゲート耐圧が高くなり、そしてその上にゲート電極6を一般的な手法で形成すれば図15の如く比較的厚い部分ができる為、ゲート抵抗が小さくなる。同様にV字状の溝9を形成した場合、ゲート絶縁膜5が(111)面の部分で図14の如く厚くなり、そしてその上のゲート電極6も図16の如く比較的厚い部分ができるし、溝9がU字状の場合もゲート電極6が図17のように厚い部分ができる。

【0018】図18、図19に第4の実施例の斜視図および平面図を示す。この半導体素子はp型ベース層1に隣接してn型ソース層2とn型ドレイン層3が拡散形成されている。またp型ベース層表面にはn型ソース層2からn型ドレイン層3に向かってストライプ上に複数本の溝11が形成されている。p型ベース層1の表面にはr型ソース層2とn型ドレイン層3に重なるように、ゲート絶縁膜5を介してゲート電極6が形成されている。またn型ソース層2とn型ドレイン層3の表面にはソース電極7とドレイン電極8が形成されている。本実施例で第1の実施例と異なる点はn型ソース層2およびn型ドレイン層3の表面にもp型ベース層1表面と同様に溝11が形成されている点である。

【0019】図20、図21、図22に本実施例にかかる半導体素子の形成工程を示す。各図の(a)、

(b)、(c)、(d)はそれぞれず19のA-A'、B-B'、C-C'、D-D'断面に対応する断面図である。

【0020】あらかじめp型ペース層を形成した半導体基板の主表面を選択的にエッチングすることによって溝11を形成する。半導体素子の形成工程においては、Siエッチングにより合わせマークを形成する方法が有り、合わせマークを形成する工程でこのエッチングを行えば、工程を増やすことなく、溝11の形成が出来る。その後ゲート酸化を行い、ゲート電極を形成し、パターニングを行う。そのゲート電極をマスクとしてn型不純物ををイオン注入し、n型ソース層およびn型ドレイン層を拡散形成する。

【0021】本実施例では、イオン注入によって半導体主表面、溝側壁および溝底面にn型不純物が導入され、拡散によりソース層およびドレイン層が同時に形成されるため、ソース層およびドレイン層のチャネル長が半導体主表面、溝側壁および溝底面で同じとなる。したがってMOSFETのしきい値電圧の制御が容易になる。

【0022】例えば、幅 1μ m深さ 5μ mの溝を1cm 当り2000本形成した場合(溝間隔 5μ m)、MOS 抵抗は、MOSFETのpベース表面が平坦な場合の30%になる。また溝側壁および底面に溝形成時に損傷が導入され、チャネルでのキャリア移動度が低下することがあるが、この場合にも十分な効果がある。

【0023】なお、溝深さを増やすほど効果は増大するが、例えば、幅が1 μ mの溝を形成した場合には、溝深さが10 μ m(アスペクト比10)以上となると、溝側面への不純物導入が困難になるため、溝深さは10 μ m(アスペクト比10)以下であることが望ましい。

【0024】さらに、半導体主表面をMOSFETとして使用するためには溝間隔は0.1 μm~10 μmである事が望ましい。図23に本発明の第5の実施例の断面図を示す。n型ベース層14に接してp型ドレイン層3が形成されn型ベース層14中にp型ベース層16とn型ソース層2が拡散形成されている。またn型ドレイン層13に接してドレイン電極8が形成され、n型ソース層2およびp型ベース層16に接してソース電極7が形成されている。n型ソース層2、p型ベース層16、n型ベース層14に接してゲート絶縁膜を介してゲート電極が形成され、n型ソース層2内より、p型ベース層16、n型ベース層14を通ってゲート電極をはさんで対向するn型ソース層2に達する複数の溝11が紙面に沿う方向に形成されている。

【0025】この素子の動作は次の通りである。ドレイン電極8がソース電極7に対して正バイアスされた状態で、ゲート電極6にソース電極7に対してしきい値電圧以上の正電圧を印加するとチャネル部22表面に反転層が形成され、該反転層を通ってn型ソース領域2からn型ベース領域14に電子が注入され、ドレイン層3を通ってドレイン電極8から排出され、通電状態となる。チャネル部22に凹凸を設けていることによりチャネル抵抗が低下し、素子全体のオン抵抗も低下する。

【0026】図24に本発明の第6の実施例を示す。本 実施例は第5の実施例と異なり、チャネル部22にのみ 複数の溝を形成している。その他の構造および素子の動 作は、第5の実施例と同様であるが、溝の長さを短くす ることにより、絶縁ゲートの容量を低減することがで き、素子を高速に動作させることが出来る。

【0027】図25に本発明の第7の実施例を示す。本実施例は、第5の実施例においてn型ドレイン領域をp型エミッタ領域に置き換えた構造である。この素子の動作は次の通りである。ドレイン電極8がソース電極7にたいしてしきい値電圧以上の正電圧を印加にを手ャネル部22表面に反転層が形成され、p型ベース領域2からn型ベース領域14に取上の正電状態とからn型ベース領域14に取型エミッタ層15で構成されているpnpトランジスタがオンし通電状態となる。素子全体のオン抵抗を決めるn型ソース領域17からn型ベース層14への電子の対プース領域17からn型ベース層14への電子の対プース領域17からn型ベース層14への電子の対プース領域17からn型ベース層14への電子の対プース領域17からn型ベース層14への電子ので共立とで複数の溝を設けることによって、オン抵抗低下する。

【0028】図26に本発明の第8の実施例を示す。本

実施例は第7の実施例と異なり、チャネル部22にのみ 複数の溝を形成している。その他の構造および素子の動 作は、第7の実施例と同様であるが、溝の長さを短くす ることにより絶縁ゲートの容量を低減することができ、 素子を高速に動作させることが出来る。

【0029】図27は本発明の第9の実施例の断面図で ある。n型ペース層14に接してp型エミッタ層15が 形成され、またn型ベース層14内にp型ベース層16 およびn型エミッタ層17が拡散形成されている。p型 エミッタ層15にはアノード電極21が、n型エミッタ 層17にはカソード電極20がそれぞれ形成されてい n型エミッタ層17にはp型ソース層18が形成 され、このp型ソース層18とp型ペース層16により 挟まれた領域のn型エミッタ層17上にゲート絶縁膜5 を介してゲート電極6が形成されてターンオフ用 p チャ ネルMOSFETが構成されている。このターンオフ用 pチャネルMOSFETのチャネル13には複数の溝が 形成されている。p型ソース層18はカソード電極20 によってn型エミッタ層17と短絡されている。またゲ ート電極5はnga他エミッタ層17とp型ペース層1 6とn型ベース層14より構成されるターンオン用のn チャネルMOSFETのゲート電極も兼ねている。

【0030】この素子の動作は次の通りである。ターンオン時、ゲート電極6にカソードに対して正の電圧が印加される。これにより、ゲート電極5の下のオンチャネル12が導通し、n型エミッタ層17からn型ベース層14に電子が注入されて、素子がターンオンする。一方、ターンオフ時にはゲート電極5に負の電圧が印かされる。これにより、ゲート電極5の下のオフチャネル13が導通状態となり、p型ベース層16から直接n型エミッタ層17に流れ込んでいた正孔電流の一部が、p型ソース層18からカソード電極20にバイパスするようになる。この正孔電流のバイパスによってやがてn型エミッタ層17からp型ベース層16への電子注入が止まって、素子はターンオフする。

【0031】この素子のターンオフ能力は n型ベース層 17直下のp型ベース層 16の正孔バイパス電流による 電圧効果がn型エミッタ層 17とp型ベース層 16間の接合電位を越えない電流値によって決まる。正孔電流バイパス経路の抵抗はおもにp型ベース層 16の横方向抵抗とオフチャネル 13の抵抗である。本実施例によれば、オフチャネル 13に複数の溝が設けられているため、オフチャネル 13の抵抗が低くなり、ターンオフ能力が向上する。

【0032】図28は本発明の第10の実施例の断面図である。n型ペース層14に接してp型エミッタ層15が形成され、またn型ペース層14内にp型ペース層16およびn型ソース層が拡散形成されている。P型エミッタ層15にはアノード電極21が、n型エミッタ層17にはカソード電極20がそれぞれ形成されている。

【0033】p型ベース層17にはn型ソース層2が形成され、このn型ソース層2とn型ベース層17により挟まれた領域のp型ベース層16上にゲート絶縁膜5を介してゲート電極6が形成されてラテラルMOSFETが構成されている。このラテラルMOSFETのチャネル13には複数の溝が形成されている。またn型エミッタ層17とn型ベース層14に挟まれた領域のp型ベース層16上にゲート絶縁膜5を介してゲート電極6が形成されてターンオン用MOSFETが構成されている。p型ベース層18はカソード電極20によってn型ソース層2と短絡されている。

【0034】さらに本実施例ではラテラルMOSFET は単位面積当たりのチャネル幅を大きくとるために図29に示すような平面配置をとっている。すなわちn型ソース領域2とn型ドレイン領域3を櫛形に形成し、互い違いに配置し、その間にゲート電極を形成している。このようなMOSFETに対しては、図に示すようにゲート電極にたいしてそれぞれ垂直に交わるように溝11を配している。

【0035】この素子の動作は次の通りである。ターンオン時、ゲート電極6にカソードに対して正の電圧が印加される。これにより、ゲート電極5の下のオンチャネル12およびチャネル22が導通し、n型ソース層2からn型エミッタ層17を通してn型ベース層14に電子が注入されて、素子がターンオンする。この素子のオン抵抗n型エミッタ層からの電子の注入効率によって決まる。すなわちn型エミッタ層からの電子の注入量と、p型ベース層への正孔の排出量の差が大きいほどオン抵抗は小さくなる。電子の注入量をあげるためにはチャネル22に複数の溝が形成されているために、この素子のオン抵抗は小さくなる。

【0036】図30は本発明の第11の実施例の断面図である。n型ベース層14に接してp型エミッタ層15が形成され、またn型ベース層14内にp型ベース層16およびn型エミッタ層17が拡散形成されている。p型エミッタ層15にはアノード電極21が、n型エミッタ層17にはカソード電極20がそれぞれ形成されている。

【0037】p型ベース層17にはn型ソース層2およびn型ドレイン層3が形成され、このn型ソース層2とn型ドレイン層3により挟まれた領域のp型ベース層16上にゲート絶縁膜5を介してオフゲート電極24が形成されてターンオフ用MOSFETが構成されている。このラテラルMOSFETのオフチャネル13には複数の溝が形成されている。またn型エミッタ層17とn型ベース層14に挟まれた領域のp型ベース層16上にゲート絶縁膜5を介してオンゲート電極23が形成されてターンオン用MOSFETが構成されている。p型ベース層18はドレイン電極8によってn型ドレイン層3と

短絡されている。

【0038】さらに本実施例ではラテラルMOSFET は単位面積当たりのチャネル幅を大きくとるために第10の実施例と同様に図24に示すような平面配置をとっている。すなわちn型ソース領域2とn型ドレイン領域3を櫛形に形成し、互い違いに配置し、その間にゲート電極を形成している。このようなMOSFETに対しては、図に示すようにゲート電極にたいしてそれぞれ垂直に交わるように溝11を配している。

【0039】この素子の動作は次の通りである。ターンオン時、オンゲート電極23に正の電圧が印加されると、オンチャネル12が導通状態となり、n型エミッタ層17からn型ベース層14に電子が注入されて、素子がターンオンする。一方、ターンオフ時にはオフゲート電極24に正電圧が印加されて、オフチャネル13が導通状態となり、p型ベース層16から直接n型エミッタ層17に流れ込んでいた正孔電流の一部が、ドレイン電極8に吸い出されて、n型ドレイン層を通ってn型ソース層からカソード電極20にバイパスするようになる。この正孔電流のバイパスによってやがてn型エミッタ層17からp型ベース層14への電子注入が止まって素子はターンオフする。

【0040】この素子のターンオフ能力は n型エミッタ層 17直下のp型ベース層 16の正孔バイパス電流による電圧効果がn型エミッタ層 17とp型ベース層 16間の接合電位を越えない電流値によって決まる。正孔電流バイパス経路の抵抗はおもにp型ベース層 16の横方向抵抗とオフチャネル 13の抵抗である。本実施例によれば、オフチャネル 13に複数の溝が設けられているため、オフチャネル 13の抵抗が低くなり、ターンオフ能力が向上する。

[0041]

【発明の効果】以上説明したように、本発明によればp型ベース層表面に凹凸をつけたので、MISFETの形成領域を広げることなくチャネル幅を大きくすることができ、MISFETの抵抗を下げることができる。

【図面の簡単な説明】

- 【図1】 本発明の第1の実施例の平面図
- 【図2】 本発明の第1の実施例の断面図
- 【図3】 本発明の第1の実施例の断面図
- 【図4】 本発明の第1の実施例の断面図
- 【図5】 本発明の第2の実施例の平面図
- 【図5】 本発明の第2の実施例の平面図 【図6】 本発明の第2の実施例の断面図
- 【図7】 本発明の第2の実施例の断面図
- 【図8】 本発明の第2の実施例の断面図
- 【図9】 本発明の第3の実施例の平面図
- 【図10】 本発明の第3の実施例の断面図

- 【図11】 本発明の第3の実施例の断面図
- 【図12】 本発明の第3の実施例の断面図
- 【図13】 本発明の第4の実施例の斜視図
- 【図14】 本発明の第4の実施例の平面図
- 【図15】 図4の変形例の断面図
- 【図16】 図8の変形例の断面図
- 【図17】 図4の他の変形例の断面図
- 【図18】 図8の他の変形例の断面図
- 【図19】 図12の変形例の断面図
- 【図20】 本発明の第4の実施例の素子の形成工程を 示す図
- 【図21】 本発明の第4の実施例の素子の形成工程を 示す図
- 【図22】 本発明の第4の実施例の素子の形成工程を 示す図
- 【図23】 本発明の第5の実施例の断面図
- 【図24】 本発明の第6の実施例の断面図
- 【図25】 本発明の第7の実施例の断面図
- 【図26】 本発明の第8の実施例の断面図
- 【図27】 本発明の第9の実施例の断面図
- 【図28】 本発明の第10の実施例の断面図
- 【図29】 本発明の第10の実施例の平面図
- 【図30】 本発明の第11の実施例の断面図

【符号の説明】

- 1 p型ペース層
- 2 n型ソース層
- 3 n型ドレイン層
- 4、11 溝
- 5 ゲート絶縁膜
- 6 ゲート電極
- 7 ソース電極
- 8 ドレイン電極
- 9 V字溝
- 10 選択酸化により形成された溝
- 12 オンチャネル
- 13 オフチャネル
- 14 n型ペース層
- 15 p型エミッタ層
- 1.6 p型ペース層
- 17 n型エミッタ層
- 1.8 p型ソース層
- 19 n型不純物
- 20 カソード電極
- 21 アノード電極
- 22 チャネル
- 23 オンゲート電極
- 24 オフゲート電極

